2022年本來該是半導(dǎo)體工藝轉(zhuǎn)向3nm量產(chǎn)的一年，然而今年臺(tái)積電低調(diào)了許多，三星搶在6月份就宣布率先3nm工藝，搶走了名義上的3nm首發(fā)，臺(tái)積電早前提到的9月份量產(chǎn)早已無效，官方承諾的是年底。

距離2022年還剩下最后幾天了，臺(tái)積電總算兌現(xiàn)了承諾，日前公司發(fā)布邀請(qǐng)函，下周將在南科舉辦量產(chǎn)暨擴(kuò)廠典禮，屆時(shí)會(huì)正式量產(chǎn)3nm工藝。

這個(gè)時(shí)間點(diǎn)宣布量產(chǎn)，2022年的3nm產(chǎn)量可以忽略不記，只是讓臺(tái)積電兌現(xiàn)今年量產(chǎn)3nm的承諾，真正有產(chǎn)品放量還要到2023年。

臺(tái)積電之前公布了至少5種3nm工藝，現(xiàn)在還不好確定即將量產(chǎn)的是N3還是N3E，前者此前有爆料稱已經(jīng)被放棄，因?yàn)槌杀咎撸O果也不用了，導(dǎo)致沒有客戶，量產(chǎn)沒有意義。

根據(jù)臺(tái)積電說法，對(duì)比N5工藝，N3功耗可降低約25-30％，性能可提升10-15％，晶體管密度提升約70％。

但是N3工藝實(shí)際的表現(xiàn)不一定有這么好，前不久在IEDM 2022大會(huì)上，臺(tái)積電論文種公布了3nm下SRAM的真實(shí)密度，表現(xiàn)讓人很擔(dān)心。

3工藝的SRAM單元的面積為0.0199平方微米，相比于N5工藝的0.021平方微米只縮小了區(qū)區(qū)5％！

更糟糕的是，所謂的第二代3nm工藝N3E，SRAM單元面積為0.021平方微米，跟N5工藝毫無差別。

臺(tái)積電這樣擠牙膏的提升，讓Intel有了追趕回來的機(jī)會(huì)，雖然3nm的SRAM密度還是要比Intel的10nm ESF（現(xiàn)在的Intel 7）高不少，但跟Intel的7nm EUV工藝（現(xiàn)在的Intel 4）相差無幾。

臺(tái)積電在下一代的2nm工藝上晶體管密度提升更少，官方數(shù)據(jù)也不過10%-20%，解釋很容易就被Intel的20A、18A工藝超越了。